「Verilog-HDL(検証編)」の講座配信を開始しました

以下の有料講座を10月4日から販売・配信いたします。

○Verilog-HDLによるデジタル回路設計(検証編)
執筆・講義 橋本 浩二
福岡大学工学部 電子情報工学科 助教

受講料は、16,500円(税込)です。

ぜひ、受講をご検討ください。